本书面向集成电路设计与集成系统、微电子科学与工程高年级本科生和相关业低年级研究生以及有一定VerilogHDL语言基础，未来愿意从事数字IC设计的科技人员，针对基于标准单元的大规模数字集成电路设计，介绍自向下的设计方法和设计流程，用VerilogHDL描述数字集成电路时常用的规范、设计模式与设计方法，以及数字IC设计流程中Linux/Solaris平台上主流的EDA工具，包括：工具NC-verilog/VCS、逻辑综合工具DesignCompiler、静态时序分析工具PrimeTime、形式化验证工具Formality、工具命令语言TCL以及ICC编译工具等。