最近几年, 我国相控阵雷达系统对超高度数据转换器 (ADDA) 芯片提出了明确的需求, 为了支撑星载ADDA与FPGA、DSP等算法处理芯片之间的超高速互联, 国内许多研究机构都参与到了具有确定性延迟的SerDes接口芯片研制工作中。首先, 本书研究JESD204B协议的基本内容, 整理其关键技术, 分析204B控制器的确定性延迟机制, 探讨收发器PHY的系统结构和重要的参数设置。其次, 本书分别针对发送端和接收端, 详细分析和描述JESD204B控制器的协议与数字电路设计实现。然后, 本书基于55nmlp7mRF工艺, 采用数模混合设计完成了JESD204B收发器PHY的电路设计实现, 重点详述了发送机中的串行化器和终端检测、接收机的自适应连续时间均衡器、离散时间判决反馈均衡器以及解串器设计。最后, 本书介绍了基于混合信号的JESD204B收发器的系统仿真方案和关键仿真结果。