本书深度介绍了芯片设计中用静态时序分析进行时序验证的基本知识和应用方法, 涉及包括互连线模型、时序计算和串扰等在内的影响纳米级电路设计时序的重要问题, 并详细解释了在不同工艺、环境、互连工艺角和片上变化 (OCV) 下进行时序检查的方法, 同时详细介绍了层次化块 (Block)、全芯片及特殊IO接口的时序验证, 并提供了SDC、SDF及SPEF格式的完整介绍。