基于Verilog HDL与Cadence的数字系统设计技术 简介
本书主要目的是使读者克服学习硬件开发技术的困难, 使学习硬件技术像学习软件技术一样简单。本书的技术开发以逻辑代数的运算、定理和化简方法为理论指导,研究原理图设计方法,引入FPGA的开发软件Quartus Ⅱ 9.1,在其中利用Verilog HDL设计实现电路常用芯片的开发,可以在不必了解芯片内部工作原理的基础上,通过程序设计者的硬件行为描述获得芯片及引脚的相关信息。
关于我们 - 网站帮助 - 版权声明 - 友情连接 - 网站地图
本站所收录作品、社区话题、书库评论及本站所做之广告均属其个人行为,与本站立场无关
本站所有的作品,图书,资料均为网友更新,如果侵犯了您的权利,请与本站联系,本站将立刻删除(E-MAIL:847151540@qq.com)
Copyright © 2005-2016 www.gbook.cc All Rights Reserved.备案号

