本书系统讲解通信网络领域Xilinx FPGA内部的IP硬核。以流行的Xilinx Virtex-6型号芯片举例, 涵盖Xilinx FPGA在通信领域主流的IP核, 阐述Xilinx FPGA时钟资源和DCM、PLL和MMCM时钟管理器的特性和使用方法; 介绍基于Block RAM资源生成ROM、RAM、FIFO和CAM核的使用过程。阐述TEMAC核背景知识、内部结构、接口时序和配置参数, 给出生成实例; 介绍LVDS技术规范、源同步实现方案和去偏移技术, 讲解Xilinx FPGA中IODELAYE1、ISERDES1和OSERDES核使用方法; 阐述Xilinx FPGA DDR3控制器IP核的结构组成、模块划分、接口信号和物理约束等。